AI互连系列报告（二）：围绕CPU-外设及GPU-GPU两条重点方向探索当前超节点的柜内互连（21页，2026年）

分类：半导体电子

标签：AI互连、超节点、柜内互连、CPU-外设、GPU-GPU、PCIe、NVLink、CXL、以太网、交换芯片、算力集群、scale-up

摘要：随着大规模AI算力集群进入加速建设阶段，超节点作为算力集群的基础单元，其柜内互连架构成为决定带宽、延迟与组网形态的关键。超节点的本质是柜内资源的高密度整合，通过增加GPU等计算单元并依赖高速低延迟的内部网络实现高效通信；当前构建大规模算力集群离不开scale-up与scale-out两个层级的互连，其中scale-up是核心环节，即通过在单个计算节点内增加计算单元与内存资源，并采用极高带宽、极低延迟的内部互连技术，提升该节点整体的计算能力与通信效率。本报告聚焦超节点内部的两条核心互连链路：其一是CPU-外设互连，以PCIe为应用最广泛、生态最成熟的通用总线，承担GPU与主机CPU及各类外设的连接与交换，英伟达另以NVLink C2C实现CPU-GPU的高带宽低延迟私有互连，CXL则在PCIe之上构建跨设备缓存一致性互连；其二是GPU-GPU互连，用于在柜内实现海量加速卡之间的高速通信，当前呈现私有协议与开放生态并存的格局，英伟达NVLink、AMD Infinity Fabric、华为昇腾UB等私有方案凭借GPU定义权占据相当覆盖度，而以PCIe和以太网为基础的SUE、UALink等开

来源：zuudee | 日期：2026-10-16 | 格式：PDF | 页数：21