VPD开启AI算力“最后一厘米”供电革命，算力供电架构升级，三次电源迎量价双升与国产导入窗口（39页，2026年）

分类：半导体电子

标签：VPD、垂直供电、AI算力、DrMOS、TLVR电感、硅电容、电源管理、三次电源、国产替代、算力基础设施

摘要：AI芯片功率与供电电流持续攀升，传统横向供电在传输损耗、瞬态压降与板面空间上逼近物理极限。主流AI芯片核心电压维持0.6V至0.8V，功耗抬升只能依靠电流放大承接，供电电流从约430A增长至1000A以上；按P等于I平方乘R，电流大幅增长使链路损耗扩大至四倍。测算显示GPU功率由1kW提升至5kW时，I²R损耗由89W增至2222W，有效计算功率占输入功率比例由约66%降至42%，供电环节对计算能效的侵蚀显著。大电流下电源组件与高速信号线在芯片周边产生布局冲突，进一步压缩可部署的供电模块空间。 VPD（垂直供电）将末级电源模块移至芯片正下方，缩短低压大电流路径，降低配电损耗并释放芯片周边布线空间，架构持续向主板集成（MiVR）与封装基板集成（SiVR）演进，PDN等效电阻可由横向方案的90至140微欧降至7至10微欧。英飞凌模块电流密度从2011年的0.4A每平方毫米提升至2025年第三代的2.0A每平方毫米，体现立体集成趋势。该升级推动DrMOS功率级、TLVR磁性器件与近端去耦电容协同开发，对有限空间内大电流供给与快速负载响应提出更高要求。 据测算，2030年全球数据中心AI芯片用

来源：zuudee | 日期：2026-10-30 | 格式：PDF | 页数：39